Regresar

Reducing the power consumption of the CMA equalizer update for a digital coherent receiver

Abstract:

A reduced complexity multiplier-free CMA equalizer update is proposed and synthesized for a 10 Gb/s receiver using a 45-nm CMOS process. The proposed algorithm allows up to 52% power consumption reduction without penalty in performance. © OSA 2014.

Año de publicación:

2014

Keywords:

    Fuente:

    scopusscopus

    Tipo de documento:

    Conference Object

    Estado:

    Acceso restringido

    Áreas de conocimiento:

    • Red inalámbrica
    • Ingeniería electrónica

    Áreas temáticas:

    • Física aplicada

    Contribuidores:

    Watts P.Watts P.
    Daniel CárdenasDaniel Cárdenas
    Savory S.J.Savory S.J.
    Lavery D.Lavery D.