Madrenas J.
40
Coauthors
11
Documentos
Volumen de publicaciones por año
Cargando gráfico
| Año de publicación | Num. Publicaciones |
|---|---|
| 2016 | 3 |
| 2017 | 1 |
| 2018 | 3 |
| 2020 | 2 |
| 2021 | 1 |
| 2022 | 1 |
Publicaciones por áreas de conocimiento
Cargando gráfico
| Área de conocimiento | Num. Publicaciones |
|---|---|
| Simulación por computadora | 6 |
| Red neuronal artificial | 6 |
| Ciencias de la computación | 4 |
| Aprendizaje automático | 2 |
| Red informática | 1 |
| Algoritmo | 1 |
Publicaciones por áreas temáticas
Cargando gráfico
| Área temática | Num. Publicaciones |
|---|---|
| Ciencias de la computación | 7 |
| Física aplicada | 5 |
| Métodos informáticos especiales | 4 |
| Programación informática, programas, datos, seguridad | 2 |
| Ciencias políticas (Política y gobierno) | 1 |
| Religión | 1 |
| Tecnología (Ciencias aplicadas) | 1 |
| Ingeniería y operaciones afines | 1 |
| Instrumentos de precisión y otros dispositivos | 1 |
| Historia, tratamiento geográfico, biografía | 1 |
Principales fuentes de datos
| Origen | Num. Publicaciones |
|---|---|
| Scopus | 11 |
| Google Scholar | 9 |
| RRAAE | 0 |
Cargando gráfico
Coautores destacados por número de publicaciones
| Coautor | Num. Publicaciones |
|---|---|
| Mireya Zapata-Rodríguez | 11 |
| Dorta T. | 2 |
| Sánchez G. | 2 |
| Bernardo Vallejo-Mancero | 2 |
| Sato S. | 2 |
| Mata-Hernandez D. | 2 |
| Hori S. | 1 |
| Tamukoh H. | 1 |
| Morie T. | 1 |
| Miroslava Aracely Zapata | 1 |
Cargando gráfico
Top Keywords
Cargando gráfico
Publicaciones del autor
Compact associative memory for AER spike decoding in FPGA-based evolvable SNN emulation
Conference ObjectAbstract: A spike decoding scheme for Address Event Representation (AER)-based transmission in Spiking NeuralPalabras claves:AER, Associative memory, Digital neuromorphic systems, Evolvable connections, SNNAutores:Madrenas J., Mireya Zapata-RodríguezFuentes:googlescopusSynfire chain emulation by means of flexible SNN modeling on a SIMD multicore architecture
Conference ObjectAbstract: The implementation of a synfire chain (SFC) application that performs synchronous alignment mapped oPalabras claves:AER, Fpga, Massive parallelism, REAL TIME, SNN emulation, Time slot processingAutores:Madrenas J., Mireya Zapata-RodríguezFuentes:googlescopusEfficient Configuration for a Scalable Spiking Neural Network Platform by means of a Synchronous Address Event Representation bus
Conference ObjectAbstract: Hardware architectures for Spiking Neural Networks (SNNs) emulation exhibit accelerated processing tPalabras claves:AER (Address Event Representation), Configurability, Fpga, multi-chip platform, PSoC, SNN emulationAutores:Janio Jadán-Guerrero, Madrenas J., Mireya Zapata-RodríguezFuentes:googlescopusPSoC-Based Real-Time Data Acquisition for a Scalable Spiking Neural Network Hardware Architecture
Conference ObjectAbstract: Data acquisition for monitoring the spiky activity of large-scale SNN hardware architectures are a cPalabras claves:data-Acquisition, Monitoring, SOC, Spiking Neural Networks, ZYNQAutores:Balaji U.K., Madrenas J., Mireya Zapata-RodríguezFuentes:googlescopusAxonal Delay Controller for Spiking Neural Networks Based on FPGA
Conference ObjectAbstract: In this paper, the implementation of a programmable Axonal Delay Controller (ADyC) mapped on a hardwPalabras claves:Axonal delay, Fpga, Spiking Neural NetworksAutores:Jorge Rolando Alvarez Tello, Madrenas J., Mireya Zapata-Rodríguez, Miroslava Aracely ZapataFuentes:scopus