Stanger I.
40
Coauthors
9
Documentos
Volumen de publicaciones por año
Cargando gráfico
| Año de publicación | Num. Publicaciones |
|---|---|
| 2019 | 1 |
| 2020 | 4 |
| 2021 | 2 |
| 2022 | 1 |
| 2023 | 1 |
Publicaciones por áreas de conocimiento
Cargando gráfico
| Área de conocimiento | Num. Publicaciones |
|---|---|
| Ingeniería electrónica | 9 |
| Arquitectura de computadoras | 2 |
| Fabricación de dispositivos semiconductores | 1 |
| Algoritmo | 1 |
| Fotovoltaica | 1 |
| Ingeniería energética | 1 |
Publicaciones por áreas temáticas
Cargando gráfico
| Área temática | Num. Publicaciones |
|---|---|
| Física aplicada | 7 |
| Ciencias de la computación | 4 |
| Ingeniería y operaciones afines | 1 |
| Economía | 1 |
| Programación informática, programas, datos, seguridad | 1 |
| Ética del trabajo | 1 |
Principales fuentes de datos
| Origen | Num. Publicaciones |
|---|---|
| Scopus | 9 |
| Google Scholar | 0 |
| RRAAE | 0 |
Cargando gráfico
Coautores destacados por número de publicaciones
| Coautor | Num. Publicaciones |
|---|---|
| Shavit N. | 9 |
| Fish A. | 9 |
| Ramiro Taco | 9 |
| Marco Lanuzza | 6 |
| Yavits L. | 4 |
| Shor J. | 1 |
| Shifman Y. | 1 |
| Levi I. | 1 |
Cargando gráfico
Top Keywords
Cargando gráfico
Publicaciones del autor
Process variation-aware datapath employing dual mode logic
Conference ObjectAbstract: Dual Mode Logic (DML), which was recently introduced by our group, offers the possibility to operatePalabras claves:dual mode logic (DML), Dynamic logic, Process variation, Static cmos, Ultra-low voltageAutores:Fish A., Ramiro Taco, Shavit N., Stanger I.Fuentes:scopusA 0.8-V, 1.54-pJ/940-MHz Dual-Mode Logic-Based 16×16-b Booth Multiplier in 16-nm FinFET
ArticleAbstract: The dual-mode logic (DML) defines runtime adapted digital architectures that switch to either improvPalabras claves:Adaptive design, digital signal processing (DSP), Dual-mode logic (DML)Autores:Fish A., Marco Lanuzza, Ramiro Taco, Shavit N., Stanger I.Fuentes:scopusDual mode logic address decoder
Conference ObjectAbstract: Address decoders are integral components of random access memories. In higher-performance computing,Palabras claves:dual mode logic (DML), Memory address decoderAutores:Fish A., Ramiro Taco, Shavit N., Stanger I., Yavits L.Fuentes:scopusLive Demo: Silicon evaluation of multimode dual mode logic for PVT-aware datapaths
Conference ObjectAbstract: This demo demonstrates the unique capabilities of the multimode Dual Mode Logic (DML) design techniqPalabras claves:Autores:Fish A., Marco Lanuzza, Ramiro Taco, Shavit N., Stanger I.Fuentes:scopusLive demonstration: A 0.8V, 1.54 pJ / 940 MHz dual mode logic-based 16x16-bit booth multiplier in 16-nm FinFET
Conference ObjectAbstract: The Dual Mode Logic (DML) defines run-time adaptive digital architectures that switch to either imprPalabras claves:Autores:Fish A., Marco Lanuzza, Ramiro Taco, Shavit N., Stanger I.Fuentes:scopus