Yavits L.
43
Coauthors
9
Documentos
Volumen de publicaciones por año
Cargando gráfico
| Año de publicación | Num. Publicaciones |
|---|---|
| 2020 | 3 |
| 2022 | 3 |
| 2023 | 3 |
Publicaciones por áreas de conocimiento
Cargando gráfico
| Área de conocimiento | Num. Publicaciones |
|---|---|
| Ciencias de la computación | 6 |
| Ingeniería electrónica | 5 |
| Arquitectura de computadoras | 3 |
| Inteligencia artificial | 1 |
| Ingeniería energética | 1 |
Publicaciones por áreas temáticas
Cargando gráfico
| Área temática | Num. Publicaciones |
|---|---|
| Ciencias de la computación | 7 |
| Física aplicada | 3 |
| Organizaciones y gestión | 1 |
| Métodos informáticos especiales | 1 |
| Economía | 1 |
Principales fuentes de datos
| Origen | Num. Publicaciones |
|---|---|
| Scopus | 9 |
| Google Scholar | 0 |
| RRAAE | 0 |
Cargando gráfico
Coautores destacados por número de publicaciones
| Coautor | Num. Publicaciones |
|---|---|
| Marco Lanuzza | 8 |
| Teman A. | 5 |
| Esteban Garzón | 5 |
| Shavit N. | 4 |
| Fish A. | 4 |
| Ramiro Taco | 4 |
| Stanger I. | 4 |
| Hanhan R. | 2 |
| Jahshan Z. | 2 |
| Carpentieri M. | 1 |
Cargando gráfico
Top Keywords
Cargando gráfico
Publicaciones del autor
AM<sup>4</sup>: MRAM Crossbar Based CAM/TCAM/ACAM/AP for In-Memory Computing
ArticleAbstract: In-memory computing seeks to minimize data movement and alleviate the memory wall by computing in-siPalabras claves:associative memories, associative processor, CAM, Double-barrier MTJ, emerging memories, MRAM, MTJ, Non-von Neumann computer architecture, TCAMAutores:Esteban Garzón, Marco Lanuzza, Teman A., Yavits L.Fuentes:scopusAIDA: Associative In-Memory Deep Learning Accelerator
ArticleAbstract: This work presents an associative in-memory deep learning processor (AIDA) for edge devices. An assoPalabras claves:Autores:Esteban Garzón, Marco Lanuzza, Teman A., Yavits L.Fuentes:scopusDual mode logic address decoder
Conference ObjectAbstract: Address decoders are integral components of random access memories. In higher-performance computing,Palabras claves:dual mode logic (DML), Memory address decoderAutores:Fish A., Ramiro Taco, Shavit N., Stanger I., Yavits L.Fuentes:scopusA Low-Energy DMTJ-Based Ternary Content- Addressable Memory With Reliable Sub-Nanosecond Search Operation
ArticleAbstract: In this paper, we propose an energy-efficient, reliable, hybrid, 10-transistor/2-Double-Barrier-MagnPalabras claves:Double-barrier MTJ, energy-efficiency, Low-power, non-volatile TCAM (NV-TCAM)Autores:Carpentieri M., Esteban Garzón, Finocchio G., Marco Lanuzza, Teman A., Yavits L.Fuentes:scopusExploiting single-well design for energy-efficient ultra-wide voltage range Dual Mode Logic -based digital circuits in 28nm FD-SOI technology
Conference ObjectAbstract: In this paper we evaluate the implementation options of energy-efficient dual mode logic (DML) circuPalabras claves:Adaptive energy-efficient digital design, Dual mode logic, FD-SOIAutores:Fish A., Marco Lanuzza, Ramiro Taco, Shavit N., Stanger I., Yavits L.Fuentes:scopus